侵权投诉
订阅
纠错
加入自媒体

SRAM在新一代IoT和可穿戴嵌入式设计中的作用

2015-08-07 16:39
月城清浅
关注

  上世纪90年代中期,英特尔决定把SRAM整合到自己的处理器中,这给世界各地的独立式SRAM供应商带来“灭顶之灾”。最大的SRAM市场(PC高速缓存)一夜之间销声匿迹,只留下少数细分市场应用。SRAM的“高性能存储器(访问时间短、待机功耗小)”价值主张因其较高的价格和容量限制(目前的最高容量是288Mb)而高度受限。由于SRAM每个单元有四到六个晶体管,几乎无法与DRAM和闪存竞争(这两种存储器每个单元只有1个晶体管);每个单元的晶体管数越少就意味着板容量和成本越低。因此,对构成98%的市场总额的传统存储应用而言,SRAM是一种不切现实的解决方案。

  自英特尔开始嵌入SRAM以来,大多数SRAM供应商已经做出相应调整,或关闭工厂,或丰富SRAM之外的其它产品组合。对SRAM的运用则转向要求高性能的专门应用,主要包括工业、汽车和国防领域。SRAM的整体市场在2002年到2013年间的年均复合增长率(CAGR)为-13%。然而,若认为这种技术已经日薄西山还为时尚早。实际上,由于种种因素的作用,在未来几年我们预计将会看到长期被冷落的SRAM东山再起。在本文中,我们将探讨让SRAM重获新生的技术进步以及使之能够满足未来需求的SRAM技术发展趋势。

  SRAM回归主流嵌入式设计

  SRAM回归主流设计的动力非常耐人寻味,力图取代SRAM的潮流忽然发生逆转。英特尔决定嵌入SRAM,这在当时是个非常英明的决策。SRAM不仅成本效益更高,而且还是技术一流的解决方案。与外部SRAM相比,嵌入式SRAM的存取时间更为出色,要知道对于高速缓存存储器而言,存取时间是最关键的因素。

  自那时起到现在,处理器功能变得更加强大,而且尺寸越来越小。随着处理器的功能日渐强大,它们要求高速缓存存储器性能也要有大幅改善。但与此同时,随着每一代新工艺节点的问世,不断增大嵌入式高速缓存存储器的容量成为一项越来越艰巨的挑战。SRAM拥有六晶体管架构(逻辑区一般为四晶体管/单元)。这意味着随着工艺节点的缩小,每平方厘米的晶体管数量将会极高。这样的高晶体管容量可能导致许多问题,包括:

  发生软错误的几率增大:随着工艺技术从130nm缩小到22nm,软错误率预计将增长七倍。

  产量降低:由于晶体管容量增大,加上位单元不断缩小,SRAM的面积更容易受工艺变化所造成的瑕疵的影响。这种瑕疵会降低处理器芯片的总产量。

  功耗增加:如果SRAM位单元必须与逻辑位单元的大小相同,那么SRAM晶体管的尺寸就需要缩小到小于逻辑晶体管。而晶体管尺寸的缩小会导致漏电流增大,最终导致待机功耗增大。

  有两种途径可以解决这个问题。一种方法是为处理器中或片上系统中的SRAM面积和逻辑面积采用不同的工艺技术节点。但这样做的后果则是处理器的大部分面积由SRAM构成。如果是这样,缩小处理器芯片的理由就无法成立。另一种方法则是把SRAM与处理器或控制器分开。有一些技术创新实际上正在加快这种替代方案的实现。

1  2  3  4  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号